本文档由人工智能从英文自动翻译而成。如有疑义，请参考英文原版文档。
1 简介
2 通用指南
2.1 时钟
2.2 数据宽度
2.3 通过 FIFO 进行接口
2.4 “empty”（空）和 “full”（满）信号的行为
3 信号描述
3.1 FPGA 信号的命名约定
3.2 主机到 FPGA 传输的信号
3.3 FPGA 到主机传输的信号
3.4 存储器接口信号
3.5 quiesce 信号
4 实现数据采集（data acquisition）
4.1 引言
4.2 示例代码
4.3 FIFO 连接
4.4 数据采集控制
4.5 生成 EOF
4.6 测试运行
4.7 监控缓冲数据量
5 仿真建议方法
5.1 概述
5.2 仿真异步流
5.3 仿真同步流
5.4 一种简化的仿真方法
