2 预备条件
2.1 硬件
Xillybus 依赖于 Altera 的 PCI Express 硬件 IP 模块，因此适用于任何包含该组件的 Altera 器件。支持的 FPGA 系列包括：
-
Arria II GX/GZ
-
Cyclone IV GX
-
HardCopy IV GX
-
Stratix IV GX
-
Arria V GX/GT/SX/ST
-
Cyclone V GX/GT/SX/ST
-
Stratix V GS/GX/GT
-
Arria 10 GX/GT/SX
-
Cyclone 10 GX
-
Stratix 10（配备 H-tile 或 L-tile）
XillyUSB 仅支持 Cyclone 10 GX（不支持 LP 系列）。
Xillybus FPGA demo bundle 已打包为支持多种开发板和器件，具体列表见下载页面（见下文第 2.2 节）。
其他开发板的用户若自行修改引脚布局并确保 MGT 参考时钟处理正确，也可在自己的硬件上运行 demo bundle。这对于任 何具有一定经验的 FPGA 工程师来说都不困难。更多信息见第 4.4 节。
2.2 FPGA 项目
Xillybus demo bundle 可从 Xillybus 网站的下载页面获取。对于基于 PCIe 的核： https://xillybus.com/pcie-download
对于 XillyUSB： https://xillybus.com/usb-download
demo bundle 包含一个特定配置的 Xillybus IP 核，专为简单测试设计。因此，它在某些应用中的性能相对较低。
定制 IP 核可通过 IP Core Factory web 应用进行配置、自动构建和下载。请访问 https://xillybus.com/custom-ip-factory 使用此工具。
任何下载的 bundle（包括 Xillybus IP 核）均可免费使用，前提是使用方式合理符合“评估”条款。这包括将核集成到最终用户 设计中、运行真实数据进行现场测试。只要使用的唯一目的是评估其功能及对特定应用的适用性，使用上没有任何限制。
2.3 开发软件
实现 Xillybus demo bundle（以及其他涉及 Xillybus 的设计）的推荐工具如下，具体取决于 FPGA 的系列。
用于 PCIe 的 Xillybus：
-
对于系列 IV 和 Arria II：Quartus 12.0 及更高版本。
-
对于 Arria 10 和 Cyclone 10：Quartus Prime 17.1 及更高版本，支持 Standard 和 Pro 版本。
-
对于 Stratix 10：Quartus Pro 19.2 及更高版本。
-
所有其他 FPGA 系列：Quartus II 15.0 及更高版本。
XillyUSB：
-
对于 Cyclone 10：应使用 Quartus Pro 17.1 及更高版本。
该软件可直接从 Altera 网站下载（https://www.altera.com）。
请注意，免费提供的 Quartus Web / Lite 版本支持多个 FPGA 系列，特别是 Cyclone 器件。
Xillybus 的实现依赖于 Quartus 提供的一些 IP 核。Quartus 所有版本均包含这些 IP 核，无需额外授权。
2.4 FPGA 设计经验
如果设计面向 demo bundle 列表中已有的开发板，则无需任何 FPGA 设计经验即可让 demo bundle 在 FPGA 上运行。如果 使用其他开发板，则需要具备一定的 Altera 工具使用知识，特别是引脚布局和时钟定义。
要充分利用 demo bundle，需要良好的逻辑设计技术理解，并掌握一种 HDL 语言（Verilog 或 VHDL）。尽管如此，Xillybus demo bundle 是学习这些技术的一个良好起点，因为它提供了一个简单的入门设计供实验。