AMD FPGA 演示套件入门

2 先决条件

Xillybus FPGA demo bundle 针对下载页面上列出的几种板卡和设备进行了封装（参见下文第 2.2 节）。

其他板卡的用户可以在进行必要的引脚布局更改并确认 MGT 的参考时钟得到正确处理之后，在自己的硬件上运行 demo bundle。这对于具有相当经验的 FPGA 工程师来说应该是直接明了的。更多内容请参见第 4.3 节。

Xillybus demo bundle 可在 Xillybus 网站下载页面获取。对于基于 PCIe 的核（core）：

对于 XillyUSB：

demo bundle 包含一个特定配置的 Xillybus IP 核，该配置用于简单测试。因此，它在某些应用中的性能相对较差。

自定义 IP 核可以通过 IP Core Factory Web 应用进行配置、自动构建和下载。请访问 https://xillybus.com/custom-ip-factory 使用此工具。

任何下载的捆绑包（包括 Xillybus IP 核）均可免费使用，只要其使用合理符合“评估”（evaluation）一词的含义。这包括将核集成到最终用户设计中、运行真实数据以及现场测试。对于核的使用没有限制，只要其使用的唯一目的是评估其在特定应用中的能力和适用性。

推荐用于实施 Xillybus demo bundle（以及涉及 Xillybus 的其他设计）的工具如下，具体取决于 FPGA 系列。

Xillybus（用于PCIe）：

到目前为止，几乎可以肯定您计算机上安装的 Vivado 版本适合与 Xillybus for PCIe 配合使用。尽管如此，以下列出了更详细的要求：

当使用 Virtex-5 FPGA 时，首选 Xilinx ISE 13.1 版本，参见第 4.3.5 段。
对于 Spartan-6 和 Virtex-6，请使用 Xilinx ISE 13.2 及更高版本。
对于使用 Gen2 接口的 Kintex-7 和 Virtex-7（所有非 XT/HT 的 Virtex-7 以及 485T），首选 Vivado 2014.1 及更高版本。在 ISE 版本中，建议使用 14.2 及更高版本。
对于使用 Gen3 接口的 Virtex-7（除 485T 外的 XT/HT），首选 Vivado 2014.1 及更高版本。如果选择 ISE，则需要版本 14.6 及更高版本。
对于 Artix-7，应使用 Vivado 2014.1 及更高版本。ISE 14.6 及更高版本也可以。
对于 Kintex / Virtex Ultrascale，应使用 Vivado 2015.2 及更高版本。没有任何 ISE 版本支持这些器件。
Ultrascale+ FPGA 需要 Vivado 2017.3 及更高版本。
Versal ACAP FPGA 需要 Vivado 2021.2 及更高版本。

XillyUSB：

此软件可以直接从 AMD 网站下载（https://www.amd.com）。

任何版本的该软件都适用。如果 FPGA 包含在 WebPACK Edition 中，则该版本可能是首选，因为它可以无限制免费下载和使用，无需许可证费用。

Xillybus 的实施依赖于 AMD 提供的一些 IP 核。所有软件版本均涵盖这些 IP 核，无需额外许可。

当设计的目标板卡出现在 demo bundle 列表中时，无需任何 FPGA 设计经验即可让 demo bundle 在 FPGA 上运行。当使用其他板卡时，需要具备一些使用 AMD 工具的知识，特别是定义引脚布局和时钟。

为了充分利用 demo bundle，需要深入理解逻辑设计技术，并掌握一门硬件描述语言（HDL，如 Verilog 或 VHDL）。尽管如此，Xillybus demo bundle 是学习这些知识的一个良好起点，因为它提供了一个简单的入门设计供实验使用。