本文档由人工智能从英文自动翻译而成。如有疑义，请参考英文原版文档。
1 简介
1.1 概述
1.2 获取 Xillybus Lite
2 使用方法
2.1 示例设计
2.2 与主机应用程序的接口
2.3 与逻辑设计的接口
2.3.1 寄存器相关信号
2.3.2 模块层次结构
2.3.3 32 位对齐寄存器访问
2.3.4 非对齐寄存器访问
2.4 中断
3 在未使用 Xillinux 的项目中使用 Xillybus Lite
3.1 应用 IP 核
3.2 修改设备树
3.3 编译 Linux 驱动程序
3.4 安装驱动程序
3.5 加载和卸载驱动程序
