1 简介
1.1 概述
Xillybus Lite 是一个简单工具包，用于通过运行在 Linux 下的用户空间程序方便地访问逻辑结构（PL）中的寄存器。它在软件侧呈现了一 个裸机环境的假象，并在逻辑设计侧提供了地址、数据和读写使能信号的简单接口。
使用此工具包使开发团队免于处理 AXI 总线接口和 Linux 内核编程，并允许对外设进行直接的类内存控制，而无需了解操作 系统或总线协议的任何知识。
该工具包包含一个 IP 核和一个 Linux 驱动程序。它们包含在针对 Zedboard 的 Xillinux 发行版（1.1 及以上版本）中，也可 单独下载用于项目中。
Xillybus Lite 不涉及任何 DMA 功能。最大数据速率约为 28 MB/s（处理器时钟频率为 666 MHz 时，每秒 700 万次 32 位读或写访 问）。
Xillybus Lite IP 核免费发布，可用于任何用途。特别是，它可以被下载、复制并包含在用于商业目的且已销售使用的二进制文件中，不受 任何限制，也无需额外的许可或特定授权。
适用于 Linux 的 Xillybus Lite 驱动程序根据 GPLv2 发布，这使得它可按照与 Linux 内核本身相同的条款免费分发。
1.2 获取 Xillybus Lite
为了学习 Xillybus Lite 并尝试使用，建议下载并安装 Xillinux（1.1 及以上版本）。
该发行版已配置好一切，可在示例逻辑上尝试 Xillybus Lite，该示例逻辑可在 xillydemo.v/vhd 中轻松修改。Linux 侧已安装 好驱动程序，并附带几个示例程序供入门使用。
Xillinux 可通过以下链接下载： https://xillybus.com/xillinux
要验证现有安装是否足够新，可以在 Xillinux 的 shell 提示符下运行以下检查：
# uname -r 3.3.0-xillinux-1.1+
后缀（上例中的“1.1”）显示 Xillinux 版本（本例中该版本是合适的）。
Xillybus Lite 可以包含在任何 Zynq-7000 设计中，无论是否使用 Xillinux。这需要将 IP 核包含在 XPS 项目中，并进行一些连接、编译和 安装驱动程序，如第 3 节所述。
Xillybus Lite 工具包可通过以下链接下载： https://xillybus.com/xillybus-lite